GDDR7のJEDEC標準仕様公開…… Geforce RTX 5000(Blackwell)、Radeon RX 8000（RDNA4）向けに供給かな？

tomshardware.comの記事である。


GDDR6は結構長く使われた。6年も寿命があったらしい。その間に14Gbps（14GT/s）のGDDR6から、23～24Gbps（23～24GT/s）のGDDR6Xまで進化した。2倍には満たないが一世代で本来なら1世代分に相当するぐらいのジャンプアップを果たしているのだ。何故、GDDR6の次である7の登場に時間が掛かったのかは単純だ。既に今の半導体製造技術における既存の性能向上手法では規格として標準化して安定した性能を発揮できるものが作れなくなり始めていたからだろう。ただ、GDDR6Xも開発出来たし、間にコロナもあってそれどころではなかったので、急がなかったというのもあるかもしれない。

では、速度を既存では上げられなくなっているというのはどういうことか書いておく。



速度をこれ以上上げようとすると、環境ノイズに左右されてエラーが生じやすくなるのだ。これは、既にSRAMやロジック回路より数年前には大々的な微細化進歩が停滞（一応ゆっくりと僅かずつは微細化しているもののロジックに比べると停滞に見える）しているDRAMの記憶スイッチと再充填回路において、1世代でこれ以上の大幅な高速化が難しいことを意味している。

今でもメモリーの発熱は増加してきているが、メモリーに専用の冷却ファンがなんてことは、他の半導体の熱密度が上昇していることを考えると許されない。だから、クロックを今のまま維持した状態で、シグナル方式をNRZ（0、１シグナル）からPAM3（pulse-amplitude modulation Multi Level Transmission-3の略で3シグナル方式、ー、NON、＋）に変更する事にしたわけだ。記事ではマイナス1、0、プラス1となっているが、信号を波として考えると、一定よりマイナス方向に行けば－（マイナス）というシグナル。一定の中央線内なら0というシグナル、そして一定より上になれば＋というシグナルになる。それを0～2という3進数シグナルにすれば理論上同じデータサイクル内で1.5倍の帯域幅を確保出来ることになる。

実際に情報データでは-という扱いではなく0～2である。

但しこれには欠点があり、NRZでそのまま処理する回路に通す場合はその手前で、PAM3⇒NRZ、NRZ⇒PAM3の変換・変調装置（converter）が必要となるが、そもそもメモリーもこれまで使うか（モニター機能とチェック機能が使えるか）使わないかはともかくとして、構造上はECC/CRCパリティなどの符号化が出来ていたので、これが難しい技術というわけではない。ただ、ホストコントローラーの規模はこれまでより変更が大きくなるだろう。

これと同じことはUSB4 Version 2.0（PAM3/4B3B）やPCI Express 6.0以上（こちらはPAM4でレーンに対して2bit/transferのFEC用パリティビットを含む-128b/130b）などで行われていて、速度を求めるデバイスや回路では、全てが最終的にPAM3や4へと移行していくだろうから、これは既に高速データ規格における規格更新の本流となっている。

これによって、帯域幅は同じ同期クロックであれば1.5倍になる。変調の都合上レイテンシ（遅延）は少し増すかも知れないが、グラフィックスやAIなどの演算向けなら帯域幅の拡大の方が大幅に性能を引き上げてくれるので、メリットが勝るわけだ。ちなみに、GDDRとDDRの違いは、同期クロックを極限まで上げたもので、GにはGraphicsなど特化目的向けメモリーホスト制御コマンドが付与（もしくはそれに伴い削除、置き換えられている）されていることに違いがあり、オンボード専用機向けのメモリーである。これの技術を受けて、電力仕様やパッケージ、回路パターンなどで大人しく最適化されたモジュール型のDDRメモリー（メインメモリー）が開発されていく。

GDDR7が出てきたと言うことは、DDR6対応のメモリーホストも1年～2年以内に顕れるかもしれない。いや、CPU側が不安なメーカーもあるので、遅れるかも知れないけど。