TSMC、1兆個のトランジスタチップを2030年迄に1パッケージに…… ダイではないので、今でも無理では無さそう。1nmは……

TechPowerUpとtomshardware.comの記事である。


これ、最初は1ダイ（チップレット）のことかと思ったのだが、パッケージなので、チップレットを複数実装して1兆個のパッケージを作るという事のようだ。その目標を2030年頃としている訳だ。だから、出来る出来ないで言えば、大きなサーバー用やデータセンター用なら出来るし、今でもコストを度外視し、極端に大きなパッケージのSoCを作れば出来るかも知れない。

この中では一つのモノシリックダイに2000億のトランジスタを目指して開発を進めているようだ。これを5つでSoCを構築すればパッケージに1兆個のトランジスタが集積されることになるわけだ。

但し、これと共に実現するものとして、10A（1nm）の半導体プロセスの実現も挙げているのは、なかなか難しいかもしれない。ラボや試作ラインであれば出来ないとは言わないし、何を10Aと定義するのかという話にもなるので、半導体事業者の匙加減もある訳だが、3nmも当初よりは遅れ気味であることを考えると、先の微細化は想定通りには行かないだろう。

もっとも、同じ面積でトランジスタを増やすだけなら積層すれば出来るはずなので、製造コストと合わせて、熱の問題を考えないか、クロック周波数を抑えれば、それが性能に繋がらないだけで、出来るかもしれない。即ち、微細化したことでより多くのトランジスタが載ることがイコール性能の向上と思っていた時代が既に終わっているということでもある。

だから、AIなどの新たなコプロセッサーをCPUに内蔵する訳だ。こうやって専用機能を載せていくことで、製造技術が上がらなくなりCPUやGPUの性能アップが頭打ちになる中で、そこに活路を見いだすことでアドバンテージを見せるしか無くなってきているからだ。